

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.**

PAT-NO: JP404333963A
DOCUMENT-IDENTIFIER: JP 04333963 A
TITLE: FAULT PROCESSING SYSTEM
PUBN-DATE: November 20, 1992

INVENTOR-INFORMATION:
NAME
OKADA, KOUICHIROU

ASSIGNEE-INFORMATION:
NAME COUNTRY
NEC ENG LTD N/A

APPL-NO: JP03105351
APPL-DATE: May 10, 1991

INT-CL (IPC): G06F015/16, G06F011/00 , G06F012/16 , G06F013/00

ABSTRACT:

PURPOSE: To operate a fault processing without any trouble by executing data transfer between a diagnosis control part and a memory when any abnormality is detected.

CONSTITUTION: When any abnormality is generated at an input/output controller 21, memory 3 or data bus 5 and a fault detection circuit 6 detects this abnormality while the input 1 output controller 21 executes data transfer through the data bus 5, the clock stop of a system is informed of all the devices, and the clock is stopped. A diagnosis control part 1 samples fault information from the memory 3 and turns the output of the bus to a high impedance state so as to release the occupied data bus 5. Since a bus arbitration part 4 loses a bus arbitrating function according to a clock stop instruction 8 and makes a bus response to a bus request from the diagnosis control part 1 without any condition, the right of using the data bus 5 is turned to the diagnosis control part 1. The diagnosis control part 1 executes data transfer with the memory 3 and executes the fault processing by sampling log information in the memory 3.

COPYRIGHT: (C)1992,JPO&Japio

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平4-333963

(43) 公開日 平成4年(1992)11月20日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
G 0 6 F 15/16	4 7 0 U	9190-5L		
11/00	3 1 0 C	7832-5B		
12/16	3 2 0 M	7629-5B		
13/00	3 0 1 D	7368-5B		

審査請求 未請求 請求項の数1(全 3 頁)

(21) 出願番号 特願平3-105351

(22) 出願日 平成3年(1991)5月10日

(71) 出願人 000232047

日本電気エンジニアリング株式会社
東京都港区西新橋3丁目20番4号

(72) 発明者 岡田 高一郎

東京都港区西新橋3丁目20番4号日本電気
エンジニアリング株式会社内


(74) 代理人 弁理士 内原 晋

(54) 【発明の名称】 障害処理方式

(57) 【要約】

【構成】 入出力制御装置21がデータバス3を介してデータ転送を行っている時、入出力制御装置21、メモリ3、データバス5のいずれかに異常が発生し、障害検出回路6がこれを検出した場合には、システムのクロック停止を全装置に伝えると共に、クロックを停止させる。診断制御部1はメモリ3から障害情報の採取を行うと共にバス出力をハイインピーダンス状態にして占有されているデータバス5を開放する。バス調停部4はクロック停止指示8によりバス調停機能を失い、診断制御部1からのバス要求に無条件にバス応答するので、データバス5の使用権は診断制御部1となる。診断制御部1はメモリ3とのデータ転送を行い、メモリ3内のログ情報採取を行って障害処理を行う。

【効果】 異常を検出した場合に診断制御部がメモリとのデータ転送を行うことにより障害処理の動作を支障なく行える。



1

2

【特許請求の範囲】

【請求項1】 複数の入出力制御装置とメモリと診断制御部とがデータバスを介して接続され、前記入出力制御装置、データバス、メモリの少なくともいずれかの異常検出時にシステムのクロックを停止して前記診断制御部に報告を行いこの診断制御部が異常処理を行う障害処理方式において、前記異常を検出する障害検出手段と、この障害検出手段により前記システムのクロック停止を行うクロック停止手段と、前記クロックが停止したとき前記全装置がバスを開放するバス開放手段と、前記クロックが停止したときバス調停手段は現在行っていたバス調停機能を失い無条件に前記診断制御部にバス使用権を与えることを特徴とする障害処理方式。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は障害処理方式に関し、特に複数の入出力制御装置とメモリがデータバスで接続され、入出力制御装置、データバス、メモリの少なくともいずれかの異常検出時にシステムのクロックを停止して診断制御部に報告を行い診断制御部が異常処理を行うシステムの障害処理方式に関する。

【0002】

【従来の技術】 従来、この種のシステムでは、データバスで接続された複数の入出力制御装置がデータバスアクセス中に異常が検出されると、まずバス調停部を含めてシステムのクロックを停止させる。その後、診断制御部はデータバスを使ってメモリ内のログ情報採取を行おうとするが、このときデータバスの調停を行わずに障害処理を行っていた。

【0003】

【発明が解決しようとする課題】 この従来の障害処理方式は、異常が検出された場合にバスが開放されず占有されてしまうので、診断制御部はメモリとの通信によって障害処理の動作を行えず、不完全な障害処理となる欠点があった。

【0004】

【課題を解決するための手段】 本発明の障害処理方式は、複数の入出力制御装置とメモリと診断制御部とがデータバスを介して接続され、前記入出力制御装置、データバス、メモリの少なくともいずれかの異常検出時にシステムのクロックを停止して前記診断制御部に報告を行いこの診断制御部が異常処理を行う障害処理方式において、前記異常を検出する障害検出手段と、この障害検出手段により前記システムのクロック停止を行うクロック停止手段と、前記クロックが停止したとき前記全装置がバスを開放するバス開放手段と、前記クロックが停止したときバス調停手段は現在行っていたバス調停機能を失い無条件に前記診断制御部にバス使用権を与えることを特徴とする。

【0005】

【実施例】 次に本発明について図面を参照して説明する。図1は本発明の障害処理方式の一実施例のブロック図である。

【0006】 本実施例のシステムは複数の入出力制御装置21、～2nとメモリ3がデータバス5で接続されており、例えば入出力制御装置21がメモリ3とのデータ転送を行う場合には、まずバス調停部4にバスの使用要求をバス要求10によって送出し、バス応答9によりバスの使用許可応答を受けることによりメモリ3との転送を開始する。

【0007】 入出力制御装置21がデータバス3を介してデータ転送を行っている時、入出力制御装置21、メモリ3、データバス5のいずれかに異常が発生し、異常通知7により障害検出回路6がこれを検出した場合には、障害検出回路6はシステムのクロック停止をクロック停止指示8を送出して全装置に伝えると共に、クロックを停止させて全装置にその状態を保持させる。診断制御部1はメモリ内のログ情報の採取のため、データバス5を用いてメモリ3から障害情報の採取を行う。すなわち、診断制御部1は全装置に対するクロック停止指示8を契機としてバス出力をハイインピーダンス状態にして占有されているデータバス5を開放する。また、データ転送が終了したことにより次のバス調停を受け付けるはずのバス調停部4は、クロックが停止したことによりデータ転送の終了条件が受信できないため、次のバス調停を行える状態ではない。従って、バス調停部4はクロック停止指示8によりバス調停機能を失い、診断制御部1からのバス要求に無条件にバス応答するので、データバス5の使用権は診断制御部1となる。このため、診断制御部1はメモリ3とのデータ転送を行い、メモリ3内のログ情報採取を行って障害処理を行うことができる。

【0008】

【発明の効果】 以上説明したように本発明は、異常を検出した場合にバスを開放すると共にバス調停もリセットするようにしたので、診断制御部がメモリとのデータ転送を行うことにより障害処理の動作を支障なく行えるという効果を有する。

【図面の簡単な説明】

【図1】 本発明の障害処理方式の一実施例のブロック図である。

【符号の説明】


- 1 診断制御部
- 21, ～2n 入出力制御装置
- 3 メモリ
- 4 バス調停部
- 5 データバス
- 6 障害検出回路
- 7 異常通知
- 8 クロック停止指示
- 9 バス応答

10 バス要求

3

4

【図1】



PAT-NO: JP404333963A
DOCUMENT-IDENTIFIER: JP 04333963 A
TITLE: FAULT PROCESSING SYSTEM
PUBN-DATE: November 20, 1992

INVENTOR-INFORMATION:
NAME
OKADA, KOUICHIROU

ASSIGNEE-INFORMATION:
NAME COUNTRY
NEC ENG LTD N/A

APPL-NO: JP03105351
APPL-DATE: May 10, 1991

INT-CL (IPC): G06F015/16, G06F011/00 , G06F012/16 , G06F013/00

ABSTRACT:

PURPOSE: To operate a fault processing without any trouble by executing data transfer between a diagnosis control part and a memory when any abnormality is detected.

CONSTITUTION: When any abnormality is generated at an input/output controller 21, memory 3 or data bus 5 and a fault detection circuit 6 detects this abnormality while the input 1 output controller 21 executes data transfer through the data bus 5, the clock stop of a system is informed of all the devices, and the clock is stopped. A diagnosis control part 1 samples fault information from the memory 3 and turns the output of the bus to a high impedance state so as to release the occupied data bus 5. Since a bus arbitration part 4 loses a bus arbitrating function according to a clock stop instruction 8 and makes a bus response to a bus request from the diagnosis control part 1 without any condition, the right of using the data bus 5 is turned to the diagnosis control part 1. The diagnosis control part 1 executes data transfer with the memory 3 and executes the fault processing by sampling log information in the memory 3.

COPYRIGHT: (C)1992,JPO&Japio